LA M3P1 Sisdig




1. Jurnal
[Kembali]




2. Alat dan Bahan [Kembali]
  1. Panel DL 2203C  
  2. Panel DL 2203D  
  3. Panel DL 2203S 
  4. Jumper
3. Rangkaian Simulasi [Kembali]


                                            


4. Prinsip Kerja Rangkaian [Kembali]
Rangkaian ini adalah rangkaian Counter yang dibuat dengan 4 buat Flip Flop yang dirangkai secara Asyncronous yang mana clock sumber hanya akan dihubungkan ke FF pertama, kemudian untuk outputnya akan dihubungkan ke Clock pada FF selanjutnya hal ini berlangsung sampai FF terakhir, untuk Flip Flop yang digunakan adalah JKFF yang dibentuk secara TFF/ penyederhanaan dari JKFF, karena flip flop bekerja saat falling jadi frekuensi output hanya akan bernilai setengah dari frekuensi inputnya
5. Video Rangkaian [Kembali]

   
6. Analisa [Kembali]

Percobaan 1
1. Analisa apa yang terjadi pada rangkaian percobaan 1
Ketika input SRnya dihubungkan ke ground ketika input SRnya dihubungkan ke ground ketika SR active low?
Jawab:
Saat input SR dihubungkan ke input yang nilai input 0,0 atau dihubungkan ke ground maka yang terjadi adalah JKFF berada pada keadaan terlarang, hal ini menyebabkan nilai output JKFFnya menjadi outputnya Q=1, Q'=1 yang berarti semua Flip flopnya outputnya menjadi 1 pada semua logic probenya

2.Apa yang terjadi jika output Q' masing masing Flip Flop dihubungkan ke input clock flip flop selanjutnya?
Jawab:
Jika pada umumnya yang dihubungkan ke clock selanjutnya adalah output Q nya maka akan disebut counter up jika nilai Q'nya yang dihubungkan maka akan disebut counter down, jika kedua output dari input sebelumnya di gabungkan ke input FF selanjutnya maka rangkaian akan ERROR karena Q dan Q' terhubung ke CLK yang sama 

7. Link Download [Kembali]

Rangkaian Proteus klik disini
Video Simulasi klik disini



Tidak ada komentar:

Posting Komentar

Home

  BAHAN PRESENTASI UNTUK MATAKULIAH                                                 ELEKTRONIKA 2022 Nama: Hafizh Qisthi Bakri NIM: 22109530...